This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-204614

(43) Date of publication of application: 29.11.1983

(51)Int.CI.

H03G 3/02 H03H 11/46

(21)Application number: 57-087424

(71)Applicant:

TOSHIBA CORP

(22)Date of filing:

24.05.1982


(72)Inventor:

GOTO KUNIAKI

(54) FORMING CIRCUIT OF VARIABLE ALTERNATING CURRENT RESISTOR

(57)Abstract:

PURPOSE: To reduce the pattern area, by making a current amplification factor of transistors(TRs) different for a ladder circuit network comprising the TRs controled with a current from a control current source. CONSTITUTION: The width of base at the center of the base region of TRs TR3 TR8 constituting the ladder circuit is formed narrower than the width of the base at both sides. That is, the width of base of the TRs TR5, TR6 is designed narrower than that of the TR3, TR4, TR7 and TR8, allowing to constitute the current amplification factor of the TR5. TR6 at the center larger than that at the circumference. Through the constitution like this, since the base region of the TRs at the center is narrow, the current amplification factor is decreased gradually toward the circumference. Thus, even if no bias current is applied, the conduction is done sequentially from the TR5, TR6 at the center toward the TR7, TR8 and the TR3, TR4 at both sides depending on the amplitude of a control current Ir. Thus, no bias resistor and its wiring are required and the pattern area is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58-204614

⑤Int. Cl.³
H 03 G 3/02

H 03 H 11/46

識別記号

庁内整理番号 7154--5 J 7439--5 J 砂公開 昭和58年(1983)11月29日

発明の数 1 審査請求 未請求

(全 4 頁)

外2名

匈可変交流抵抗形成回路

②特

願 昭57-87424

22出

頁 昭57(1982)5月24日

⑫発 明 者 後藤邦章

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社トランジス タ工場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

邳代 理 人 弁理士 鈴江武彦

Jji m

明 細 . 1

1. 発明の名称

可変交流抵抗形成回路

2. 特許請求の範囲

(1) 電源と接地点間に接続される第1の抵抗・ 第1の増属トランツスタおよび第2の抵抗から 成都3の抵抗・第2の増幅トランツスタおよび 第4の抵抗から成る直列回路と、上記第1の増 幅トランツスタと第2の抵抗との接続点と第2の増幅トランツスタと第2の抵抗との接続点と第2の で配設されり間になからの電流によって に配設されり間になからの電流によって に配設されり間になからの電流によって ははし、上記第1、第2の均にといるとに がはし、上記第1、第2の均にといるとに がはし、上記第1、第2の均にといると がはよりに がはよりに がはよりに がはないる。 がないる。 はないる。 はないないない。 はない。 はないない。 はないない。 はないないない。 はないない。 はないないないないないないないないないないないないない

(2) 上配出1・斜2のトランジスタ回路は、

それぞれ抵抗と電視増幅率の異なるトランジス タから成るラダー回路制によって形成したこと を特徴とする特許請求の範囲第1項記載の可変 交流抵抗形成回路。

3.発明の評細な説明

〔発明の技術分野〕

この発射は、テレビ、ラジオおよび適信機等 の可変利得制抑回路に使用される可変交流拡抗 形成回路に顕する。

〔 発明の技術的背景 〕

らによって増幅された信号out 1.out 2は2つの コレクタ間から取り出すことができる。ここで両ペー ス電位は適当な方法(図示せず)によって互いに等し い道從電圧に維持する。さられ、上記両トランジ スタT1,およびT1,のエミッタに接続される端子 11と11との間には可変交流抵抗を有する回路が 接続される。端子11と12との間の回路は、強 子11から12またはその逆に配れる信号電弧に対 して直列に逆接続された2個の pap トランジスタ Tra およびTra のエミッターペース接合形体で2 個直列に接続したPn接合をもって形成される。 トランジスタTts ITts のエミッタ・ペース接合随 の接続点」3は制御電流泳「に接続され、この 電流源1により端子11、12間の交流抵抗、 つまり増報器全体の利得を制御する制御電流 Irを供給する。上記制御電流源Iを削1図で は電流数配好によって示してあるが、これはこ の制御軍飛祭』のインピーメンスが比較的高く、 この電流像」の内部抵抗がこれに接続される抵 抗化比べて高いことを強調するためである。こ

のように制御電流源 I の内部抵抗は高いため、 端子!」と I 2 との間に流れる信号電流は制御 電流線 I を経て接地点には沈れない。

トランジスタ Tr。のペース - エミッタ接合は 抵抗 R 。とトランジスタ Tr。のエミッタ・ペー ス製合との直列回路によって分路されるととも に、 阿様にトランジスタ Tr。 のエミッタ・マー ス接合も抵抗 B。 とトランジスタ Tr. のエミッ ターペース接台との直列回路によって分路され る。トランジスタ Tz。のエミッタ - ペース接合 は抵抗 R, とトランジスタ Tr, のエミッタ・ペ ース接台との直列回路によって分路され、また トランジスタ Tr。 Oエミッタ・ペース接合も抵 抗BaとトランジスタTr。のエミッタ・ペース **嵌台との進列財路によって分略される。このよ** うにして、随意所要に応じ拡張し得る直列抵抗 と並列pn嵌合とから成るラメー回路が形成され る。一端が電像Vacに接続される抵抗形態のパ イアス電視器 R 11 の他隣は、端子 1 4 および抵 抗R。を終てラダー回路網の終端トランジスタ

Tr.のエミッタに接続されるとともに、総子 1 1 かよび抵抗 Rioを介してラダー回路 網の終 端トランツスタTr.のエミッタに接続される。 とのパイプス電流線 Rii はパイプス電旋 I ii の 半分を抵抗 Roを軽で抵抗 Roとトランツスタ Tr,のエミッタとの接続点に供給し、また残り の半分を抵抗 Rioを経て抵抗 Roとトランジス タイア。との接続点に供給し、また残り の半分を抵抗 Rioを経て抵抗 Roとトランジス タイア。との接続点に供給する。トランジスタ Tr.のコレクタは浮動電位に維持されな いように相互接続する。

上記のような構成において動作を説明する。今、制御電流『r=0と仮定すると、トランシスタ T t a ~ T t a は必然的に全てカット・オフされる。このため、増子』 1 と 1 2 との間の伯号電流は抵抗 R s · R r · R s · R r · R s · R r · R s · R r · B

1/2 の追旋ながは、挫折 R . . R . および R . を介して過子 1 1 に旋れるとともに、遊抗 Rio, Ra かよびRo を介して端子1 x に祝れる。使って、トランジスタTro . Tro のエミッタ電位は、トランジスタTro . Tro のエミッタ電位より高くなり、またトランジスタTro . Tro のエミッタ電位よりも高くなる。

次に、制御電流数Iが少量の制御電流Irを供出し始める場合には、トランジスタTra ~ Tra の内で域大の電位になるので過過するが、トランジスタTra ~ Tra はカット・オフされたままである。この場合、端子IIとIPとの間の値号電流は、抵抗Ba、Br、トランジスタTr。、Tra かよび抵抗Ba、Re を介して流れるので、この電流通路の抵抗は多少低くなる。従って、利待は増加する。

制御電泳Isがさらに増加すると、トランジスタ Tra · Tra が導通し、ついでトランジスタ Tra · Tra が導通する。このようにトランジスタが版次導通すると端子11と12との間の交

特酬昭58-204614(3)

加抵抗が断次低下するため、利得は次第に増加

する。

[背景技術の問題点]

ところで、近年半導体集制回路装置において は、高無機化が強く組まれており、上述した可 変抵抗形成回路は一般に多段構成にて用いられ ることが多いため、無機化した場合にパターン 面積が大きい欠点がある。

[强则の目的]

との発明は上記のような事情を強みてなされたもので、その目的とするところは、パターン 面積を縮小できる可変変ת抵抗形取回路を提供 することである。

[発明の概要]

すなわち、この発明においては、上記第1回 の回路におけるトランジスタで、~ Tr。のベース値域の中央部のベース幅を両側のベース編よ り狭く形成する。つまりトランジスタ Tr。・ Tr。のベース幅をトランジスタ Tr。・ Tr。 およ び Tr。・ Tr。のベース幅より狭く 設定するこ

は制御電流源とのコンタクトを取るための N⁺型 の拡散領域である。

このような構成によれば、中央部のトランジスタのベース領域が狭いためこのにしたがい場合くなり、周辺に行くにしたがいなったのため、パイケスを印でいる。このため、パイケスを印で、中央しなくても制御を成じ、の下で、から西側にでいた。中央ンスタ下で、かけ、かけ、からでは、カランスタで、かけ、かけ、かけ、なり、なり、なり、なり、パターンを単純化かつ面検を箱小でなる。

なお、上述したペース領域16のパターンの 傾斜は付けなくても動作が可能であるが、この 場合制御電流Irによって動作するのはトランソ スタTr。、Tr。のみであり、出力特性は多少感 くたる。

[発明の効果]

とにより、中央部のトランジスタTrg, Trgの 電流増幅率を周辺部より大きくなるように構成 し、パイプス電視器として働く抵抗 Bii が不安 となるようにしたものである。

〔発明の実施例〕

以上説明したようにこの発明によれば、パターン面検を縮小できる可変交流抵抗形成回路が 得られる。

4. 図面の簡単な説明

第1図は従来の可変交流抵抗形成回路を示す 図、第2図はこの発明の一実施例に係る可変交流抵抗形成回路を示す図、第3図(a)。(b)はそれ ぞれ上記線2図の回路における可変交流抵抗を 有する回路のペターン構成例を示す図である。

Ri~Bie、Tri・Tri…増幅トランジスク、 Tri~Tri…トランジスタ、I…制御電流像、 Vec…電像。

出版人代理人 弁理士 鈴 江 武 彦

